3年以上工作經驗，碩士及以上學歷

薪資范圍：10K-20K

招聘人數(shù)：3人

崗位職責：

1.完成項目中的算法設計和驗證工作；

2.完成數(shù)據(jù)接口調試測試工作；

3.完成項目中的系統(tǒng)聯(lián)調工作；

4.配合硬件工程師完成硬件設計工作；

5.完成項目中文檔的整理歸檔工作；

任職要求：

1.電子信息 通信工程、信號處理、雷達對抗及其相關專業(yè)研究生；

2.英語六級及以上；

3.熟練掌握VHDL或Verilog語言，對時序邏輯有深刻的認識;

4.熟悉常用工具，如示波器，頻譜儀，嵌入式邏輯分析儀；

5.熟悉Altera或Xilinx等FPGA器件，至少使用過一款FPGA器件；

6.熟悉Zynq-7系列FPGA者優(yōu)先；

7.具有高速AD/DA的接口（JESD204B）調試經驗者優(yōu)先；　

8.具有光纖、PCIe、DDR、SRIO等高速接口調試經驗者優(yōu)先；

9.熟悉常用XILINX Altera IP Core者優(yōu)先；

10.熟悉AXI-4,Avalon-ST接口協(xié)議者優(yōu)先；

11.具有實際的硬件電路調試經驗，熟悉OrCad/Allegro等EDA軟件者優(yōu)先；　　

12.具有TI/ADI的DSP編程和調試經驗者優(yōu)先；

備注：

1、2必須滿足要求；

3-12滿足三條即可；